公眾號(hào)記得加星標(biāo)，第一時(shí)間看推送不會(huì)錯(cuò)過。

過去幾十年，全球芯片架構(gòu)的演進(jìn)經(jīng)歷了三次關(guān)鍵轉(zhuǎn)折，PC 時(shí)代 x86 憑借封閉生態(tài)壟斷市場(chǎng)，移動(dòng)時(shí)代 ARM 以 " 公版授權(quán) " 降低設(shè)計(jì)門檻廣受歡迎，而在如今的 AI 與萬物互聯(lián)時(shí)代，RISC-V 以其開源、精簡(jiǎn)、可擴(kuò)展的特性以及低成本優(yōu)勢(shì)成為全球芯片產(chǎn)業(yè)變革的新引擎，市場(chǎng)應(yīng)用與潛力巨大。

經(jīng)過十幾年發(fā)展，RISC-V 已在物聯(lián)網(wǎng)和嵌入式領(lǐng)域?qū)崿F(xiàn)了規(guī)?；涞?。隨著其性能的長(zhǎng)足進(jìn)步，近年來 RISC-V 逐漸將目光投向 AI、數(shù)據(jù)中心、智能汽車等高性能計(jì)算市場(chǎng)。

RISC-V 熱鬧背后的 " 標(biāo)桿性空白 "

然而，從行業(yè)現(xiàn)狀來看，RISC-V 在高性能領(lǐng)域的突破呈現(xiàn)一種 " 雷聲大雨點(diǎn)小 " 的感覺。盡管近兩年 RISC-V 在高性能領(lǐng)域的探索熱度攀升，但真正能與 ARM、x86 抗衡的標(biāo)桿性產(chǎn)品仍未出現(xiàn)。

當(dāng)前 RISC-V 陣營(yíng)的 " 第一梯隊(duì) " ——如 SiFive 的 P870-D、達(dá)摩院的 C930、開芯院的第三代 " 香山 " 處理器核等，相較于 ARM 與 x86 架構(gòu)主流產(chǎn)品，整體性能仍落后一個(gè)身位。

" 更關(guān)鍵的是，國(guó)內(nèi)真正量產(chǎn)的高性能 RISC-V 芯片產(chǎn)品還未落地 "，知合計(jì)算 CEO 孟建熠指出，性能上的滯后，或?qū)⒁l(fā)一系列的連鎖反應(yīng)。

" 硬件是軟件生態(tài)的地基，地基不牢，生態(tài)自然難穩(wěn)。" 孟建熠解釋道，當(dāng) RISC-V 缺乏高性能標(biāo)桿產(chǎn)品時(shí)，操作系統(tǒng)、商業(yè)應(yīng)用軟件的適配動(dòng)力會(huì)大幅下降——開發(fā)者不愿為 " 小眾且性能不足 " 的架構(gòu)投入大量資源，導(dǎo)致軟件生態(tài)進(jìn)展緩慢；而軟件的缺失又會(huì)讓企業(yè)客戶對(duì) RISC-V 持觀望態(tài)度，進(jìn)一步壓縮硬件廠商的商業(yè)化空間。

而打破這種惡性循環(huán)的關(guān)鍵，首先是讓 RISC-V 在性能上實(shí)現(xiàn)追趕。因?yàn)橹挥邢仍谛酒阅苌献飞现髁骷軜?gòu)，才能讓軟件開發(fā)者和企業(yè)客戶看到 RISC-V 的潛力，以標(biāo)桿產(chǎn)品落地帶動(dòng)上下游企業(yè)聯(lián)動(dòng)，進(jìn)而驅(qū)動(dòng)生態(tài)的正向循環(huán)。

從物聯(lián)網(wǎng)領(lǐng)域的 " 輕量級(jí)玩家 " 到高性能計(jì)算的 " 挑戰(zhàn)者 "，RISC-V 亟待一場(chǎng)關(guān)鍵蛻變。這也是知合計(jì)算、Tenstorrent、Ventana 等 RISC-V 廠商集中發(fā)力的核心目標(biāo)。

" 通推一體 "，知合計(jì)算 " 阿基米德 "

亮相 RISC-V 中國(guó)峰會(huì)

在上述時(shí)代背景和產(chǎn)業(yè)趨勢(shì)下，2025 年 7 月 17 日，知合計(jì)算在第五屆 RISC-V 中國(guó)峰會(huì)上正式公布了其新一代高性能 RISC-V 內(nèi)核的技術(shù)進(jìn)展，并發(fā)布 " 阿基米德 " 系列通推一體 CPU 產(chǎn)品。

孟建熠表示，作為最具創(chuàng)新活力的處理器架構(gòu)，開放的 RISC-V 正在催生 AI 原生芯片的無限可能。而在 RISC-V 深入高性能計(jì)算場(chǎng)景的過程中，打造具有更高性能與能效比，并高效融合 AI 增強(qiáng)計(jì)算能力的標(biāo)桿產(chǎn)品至關(guān)重要。

為此，知合計(jì)算正式提出了 " 通推一體 " 架構(gòu)——通過在架構(gòu)層面實(shí)現(xiàn)通用計(jì)算與 AI 推理計(jì)算的高效融合，旨在打造高性能、高能效比的通用計(jì)算和高性價(jià)比 AI 推理能力的優(yōu)勢(shì)。

高性能 RISC-V CPU 核，打造 " 標(biāo)桿級(jí)產(chǎn)品 "

為實(shí)現(xiàn)更高性能與能效比的通用計(jì)算能力，知合計(jì)算公布了其高性能 RISC-V CPU 內(nèi)核的研發(fā)進(jìn)展。

據(jù)介紹，該 RISC-V CPU 核躋身到了高性能 CPU 第一陣營(yíng)，能夠媲美 ARM 和 x86 最先進(jìn)的產(chǎn)品性能，達(dá)到 RISC-V 領(lǐng)域的最強(qiáng)性能產(chǎn)品。

除了性能指標(biāo)強(qiáng)勁以外，該 CPU 核還有諸多創(chuàng)新點(diǎn)：

在內(nèi)核兼容性方面，完全兼容 RVA23 Profile，支持全部 81 項(xiàng)強(qiáng)制和可選擴(kuò)展，如 Hypervisor、Vector Crypto、BF16、CFI、Sv57 等；支持 123 個(gè) RISC-V 官方擴(kuò)展，涵蓋 AME、AIA、CoVE、Smmtt、QoS、IOMMU、RERI 等，以滿足 AI 計(jì)算的新需求。

同時(shí)，與其他只關(guān)注 CPU 核本身的產(chǎn)品不同，知合計(jì)算的 CPU 核能提供包括 SoC 系統(tǒng)和上層軟件的整體支持與交付，為產(chǎn)品設(shè)計(jì)流程提供適配這些擴(kuò)展的全套工具鏈、操作系統(tǒng)和計(jì)算庫等軟件棧，無需二次開發(fā)就能享受到這些新擴(kuò)展帶來的優(yōu)勢(shì)。

其次，對(duì)于極少數(shù)高性能應(yīng)用必需但官方規(guī)范尚不完善的功能，知合計(jì)算將通過聯(lián)合產(chǎn)業(yè)伙伴向社區(qū)貢獻(xiàn)提案，共同促進(jìn) RISC-V 高性能生態(tài)繁榮。

此外，在軟硬件平臺(tái)系統(tǒng)兼容性方面也頗具優(yōu)勢(shì)。孟建熠指出：" 該 CPU 不僅內(nèi)核兼容 RISC-V 官方規(guī)范，其 SoC 平臺(tái)和上層軟件棧也原生兼容 RISC-V 系統(tǒng)平臺(tái)的總體規(guī)范。在最新發(fā)布的 RISC-V Server Platform Specification v0.8 版本中，子項(xiàng)支持率達(dá) 100%，Server SoC Specification v1.0 的子項(xiàng)支持率為 97%，且軟件棧支持 BRS 的全部 66 個(gè)子項(xiàng)。"

據(jù)透露，該內(nèi)核現(xiàn)已開放性能評(píng)估和軟件適配申請(qǐng)，與之配套的工具鏈、操作系統(tǒng)以及計(jì)算庫等均已完成研發(fā)設(shè)計(jì)與適配工作?；谠摳咝阅?RISC-V 內(nèi)核的高端處理器產(chǎn)品預(yù)計(jì)將于 2026 年正式亮相。

從這些數(shù)據(jù)和優(yōu)化成果表明，知合計(jì)算的高性能 RISC-V CPU 核已脫離 " 學(xué)術(shù)玩具 " 的標(biāo)簽，凸顯出其以實(shí)際業(yè)務(wù)需求為導(dǎo)向、以商業(yè)化落地為目標(biāo)的開發(fā)邏輯，將成為企業(yè)可直接應(yīng)用部署的成熟解決方案。

知合計(jì)算堅(jiān)信，只有具備更強(qiáng)性能、更強(qiáng)內(nèi)核兼容性和更完善的軟硬件全系統(tǒng)兼容性的架構(gòu)才能推動(dòng)生態(tài)繁榮。

" 通推一體 "CPU 產(chǎn)品 A210，已可嘗鮮

此外，知合計(jì)算在峰會(huì)現(xiàn)場(chǎng)還公布了其首代通推一體 CPU 產(chǎn)品 " 阿基米德 " 系列，以及阿基米德系列中針對(duì)邊緣服務(wù)器場(chǎng)景的 A210 芯片產(chǎn)品。

據(jù)了解，阿基米德系列創(chuàng)新性采用了 UCA 統(tǒng)一計(jì)算架構(gòu)，實(shí)現(xiàn)了統(tǒng)一內(nèi)存和統(tǒng)一算子，有助于提高計(jì)算效率和性能，為用戶提供更強(qiáng)大的計(jì)算能力和更優(yōu)化的使用體驗(yàn)。" 通推一體 " 架構(gòu)則實(shí)現(xiàn)了 SoC 層面高性能通用計(jì)算和 AI 推理能力的高效融合，相較于目前業(yè)界主流的傳統(tǒng) GPU/GPGPU 方案，高性價(jià)比成為其核心優(yōu)勢(shì)。該系列首次亮相的 A210，則是一款 8 核 CPU，并配備了 12 TOPS（INT8）的 AI 推理算力。

孟建熠表示，阿基米德系列在 AI 推理場(chǎng)景中的高性價(jià)比優(yōu)勢(shì)，源于其對(duì)不同大模型架構(gòu)需求的精準(zhǔn)適配，以及對(duì)傳統(tǒng)方案成本痛點(diǎn)的針對(duì)性突破。

當(dāng)前，基于 Transformer 架構(gòu)的傳統(tǒng)大語言模型，因模型參數(shù)規(guī)模龐大、計(jì)算過程中存在大量矩陣運(yùn)算與特征交互，對(duì)算力密度和內(nèi)存帶寬提出了極高要求。為滿足這類需求，GPU/GPGPU 等并行計(jì)算卡普遍采用 HBM 作為存儲(chǔ)方案。但 HBM 的技術(shù)特性也帶來了顯著弊端：一方面，HBM 制造工藝復(fù)雜、產(chǎn)能有限，導(dǎo)致其成本居高不下；另一方面，受限于堆疊技術(shù)和功耗控制，單顆 GPU 能搭載的 HBM 容量通常有限，難以滿足超大規(guī)模模型的全量參數(shù)加載需求。而若通過 " 多 GPU 互連 " 來擴(kuò)展內(nèi)存容量，又會(huì)帶來設(shè)備間通信開銷增加、算力利用率下降和浪費(fèi)等新問題。

這種 " 高帶寬依賴 -HBM 綁定 - 成本飆升 + 容量受限 " 的鏈條，使得傳統(tǒng)方案在 AI 推理場(chǎng)景中性價(jià)比偏低。

這種矛盾給了 RISC-V 一個(gè)非常好的機(jī)會(huì)。

與傳統(tǒng)方案不同，知合計(jì)算的阿基米德系列選擇傳統(tǒng) CPU 中的 DDR 內(nèi)存作為存儲(chǔ)方案。盡管 DDR 的帶寬和傳輸速度低于 HBM，但其核心優(yōu)勢(shì)恰好匹配了以 DeepSeek 為代表的新興 MoE 架構(gòu)大模型的需求：MoE 架構(gòu)的核心特點(diǎn)是模型參數(shù)規(guī)模極大，但實(shí)際推理時(shí)僅激活部分 " 專家模塊 "，這對(duì)內(nèi)存的 " 容量 " 要求遠(yuǎn)高于 " 帶寬 "，且單次計(jì)算的數(shù)據(jù)流并不大。此時(shí)，DDR 內(nèi)存的 " 大容量 " 和 " 擴(kuò)容成本低 " 成為關(guān)鍵優(yōu)勢(shì)，既能滿足 MoE 模型的海量參數(shù)存儲(chǔ)需求，又能顯著降低硬件成本。

基于上述場(chǎng)景需求和 RISC-V 架構(gòu)的靈活設(shè)計(jì)，A210 芯片無需盲目追求高帶寬和大算力，而是通過內(nèi)存架構(gòu)優(yōu)化與 MoE 模型的特性適配，在 " 算力供給 - 帶寬需求 - 內(nèi)存容量 " 之間找到了更優(yōu)平衡點(diǎn)，同時(shí)避免了效率損耗和冗余成本。這種按需匹配的設(shè)計(jì)，能夠?qū)崿F(xiàn) AI 推理場(chǎng)景下的高性價(jià)比優(yōu)勢(shì)——以更低成本提供滿足實(shí)際需求的推理能力。

當(dāng)前 A210 芯片已完成回片和內(nèi)部測(cè)試，即將對(duì)開發(fā)者、合作伙伴和客戶提供樣片測(cè)試申請(qǐng)，后續(xù)將繼續(xù)推進(jìn)其商業(yè)化落地和實(shí)際應(yīng)用場(chǎng)景的部署。

聚焦 " 弱生態(tài)市場(chǎng) "：

以場(chǎng)景破局推動(dòng) RISC-V 生態(tài)落地

據(jù)介紹，知合計(jì)算的阿基米德系列產(chǎn)品能夠覆蓋從邊緣服務(wù)器到云端服務(wù)器的廣泛場(chǎng)景，為包括視頻編解碼、加解密計(jì)算、AI 大模型推理、數(shù)據(jù)存儲(chǔ)等豐富的計(jì)算應(yīng)用提供高性能、高能效比、高性價(jià)比的算力基礎(chǔ)設(shè)施。

知合計(jì)算通過針對(duì)性優(yōu)化和增強(qiáng)，使得 RISC-V 在這些應(yīng)用場(chǎng)景的相關(guān)指標(biāo)可達(dá)到甚至超越業(yè)界先進(jìn)水平，助推 RISC-V 處理器能夠在高性能計(jì)算領(lǐng)域順利落地和應(yīng)用。

與此同時(shí)，知合計(jì)算還圍繞總線互聯(lián)、多核和 QoS 等方面進(jìn)行了顯著優(yōu)化；安全方面則采用基于 CoVE 的高性能軟硬件系統(tǒng)安全平臺(tái)，為產(chǎn)品性能與安全特性提供全新保障。

不僅如此，其軟硬件 SoC 全系統(tǒng)原生支持 RISC-V CoVE 和 RAS 規(guī)范，可提供整體解決方案，并配備豐富的調(diào)試與性能分析工具。通過打通軟硬件及前后端開發(fā)流程體系，能夠快速評(píng)估新擴(kuò)展、新功能的性能收益和 PPA 成本，在實(shí)現(xiàn)有競(jìng)爭(zhēng)力頻率指標(biāo)的同時(shí)，還能將面積和功耗控制在優(yōu)秀水平。

這一系列突破為 RISC-V 在高性能計(jì)算領(lǐng)域的應(yīng)用筑牢了基礎(chǔ)，也為其引領(lǐng)高性能計(jì)算軟硬件生態(tài)發(fā)展注入了強(qiáng)勁動(dòng)力。

選擇上述四大應(yīng)用場(chǎng)景作為突破口，背后蘊(yùn)含著知合計(jì)算對(duì) RISC-V 生態(tài)建設(shè)的深刻考量。

孟建熠向筆者表示：" 談及 RISC-V 的生態(tài)建設(shè)，軟件層面的短板始終是行業(yè)繞不開的挑戰(zhàn)。" 面對(duì)這一現(xiàn)實(shí)，知合計(jì)算選擇了一條 " 避實(shí)就虛 " 的場(chǎng)景化突圍路徑——聚焦對(duì)軟件生態(tài)依賴度較低的 " 弱生態(tài)市場(chǎng) " 率先發(fā)力。

以大模型推理場(chǎng)景為例：主流算法的核心算子僅需適配十余個(gè)，例如知合計(jì)算的產(chǎn)品已實(shí)現(xiàn)對(duì)滿血版 DeepSeek R1 的適配，完成后即可直接應(yīng)用于 DeepSeek 一體機(jī)，無需大規(guī)模投入其他軟件適配工作，與 PC、平板等需要海量軟件支撐的場(chǎng)景形成鮮明對(duì)比。

這種策略的核心邏輯在于，通過在特定場(chǎng)景推出成熟可用的標(biāo)桿產(chǎn)品，先建立市場(chǎng)信心，再逐步吸引下游軟件廠商與產(chǎn)業(yè)鏈伙伴主動(dòng)參與適配。正如知合計(jì)算一直踐行的 " 場(chǎng)景落地 - 生態(tài)完善 - 更多場(chǎng)景落地 " 的正向循環(huán)。

從行業(yè)視角看，這種以場(chǎng)景破局、以標(biāo)桿產(chǎn)品撬動(dòng)生態(tài)協(xié)同的思路，正在為 RISC-V 軟件生態(tài)的漸進(jìn)式成熟提供切實(shí)可行的路徑，也讓外界對(duì)其在高性能領(lǐng)域的落地前景更添期待。

以商業(yè)化落地為錨點(diǎn)，

知合計(jì)算的差異化突圍之路

RISC-V 要真正進(jìn)入高性能市場(chǎng)，標(biāo)桿案例的建立是關(guān)鍵一步。這一案例不僅要證明技術(shù)可行，還要能吸引更多企業(yè)和開發(fā)者加入生態(tài)建設(shè)，推動(dòng)市場(chǎng)接受度和生態(tài)成熟。

知合計(jì)算此次公布的高性能 RISC-V 標(biāo)桿產(chǎn)品，通過架構(gòu)創(chuàng)新與場(chǎng)景化適配，在性能、生態(tài)和商業(yè)化落地等維度實(shí)現(xiàn)全面突破，可以視為激活行業(yè)生態(tài)的關(guān)鍵變量。

孟建熠認(rèn)為，這一案例將不僅是技術(shù)的勝利，更是信心的象征。其核心價(jià)值在于通過 " 標(biāo)桿引領(lǐng) " 打破行業(yè)發(fā)展瓶頸，重新定義 RISC-V 的技術(shù)上限。

而這種引領(lǐng)作用將觸發(fā)滾雪球式的正向循環(huán)，當(dāng)性能可對(duì)標(biāo) ARM、x86 的 RISC-V 產(chǎn)品落地，則將徹底改變外界對(duì) RISC-V" 僅適用于低性能場(chǎng)景 " 的認(rèn)知，吸引更多軟硬件廠商、開發(fā)者加入生態(tài)建設(shè)，最終推動(dòng) RISC-V 進(jìn)入百花齊放的產(chǎn)業(yè)化階段。

這一路徑恰與 ARM、x86 通過標(biāo)桿產(chǎn)品構(gòu)建生態(tài)壁壘的成功經(jīng)驗(yàn)形成呼應(yīng)。

唯有更多企業(yè)投身高性能 RISC-V 的技術(shù)探索與產(chǎn)品落地，才能推動(dòng)生態(tài)從 " 概念驗(yàn)證 " 走向 " 規(guī)模商用 "，讓 RISC-V 真正具備與傳統(tǒng)架構(gòu)分庭抗禮的產(chǎn)業(yè)競(jìng)爭(zhēng)力，重構(gòu)全球 CPU 產(chǎn)業(yè)格局。

在 RISC-V 高性能計(jì)算賽道的激烈競(jìng)爭(zhēng)中，知合計(jì)算雖非最早入局者，卻憑借對(duì) " 商業(yè)化落地 " 的極致聚焦，走出了一條 " 后發(fā)先至 " 的差異化路徑。

知合計(jì)算從成立之初便將重心鎖定在產(chǎn)品的實(shí)際落地能力上。其團(tuán)隊(duì)在芯片外圍設(shè)計(jì)、互連技術(shù)、緩存優(yōu)化等底層細(xì)節(jié)，以及調(diào)試工具包、軟硬件交付配套工具鏈等生態(tài)支撐環(huán)節(jié)持續(xù)深耕，構(gòu)建起從 CPU 核到終端產(chǎn)品的完整技術(shù)鏈條。

這種以商業(yè)化可行性為標(biāo)尺的策略，讓知合計(jì)算的每一步研發(fā)都緊扣 " 產(chǎn)品可用、生態(tài)能接、市場(chǎng)認(rèn)可 " 的實(shí)際目標(biāo)，使其技術(shù)成果能快速轉(zhuǎn)化為可落地的產(chǎn)品。對(duì)于 RISC-V 這樣的新興賽道而言，這種 " 落地優(yōu)先 " 的務(wù)實(shí)路線，或許正是后來者實(shí)現(xiàn)彎道超車的關(guān)鍵所在。

RISC-V 破局高性能：

生態(tài)共生與產(chǎn)業(yè)共盛

綜合來看，RISC-V 向高性能場(chǎng)景的突破已是大勢(shì)所趨。

在知合計(jì)算看來，RISC-V 的未來走向清晰而關(guān)鍵：若能在高性能領(lǐng)域站穩(wěn)腳跟，將與 ARM、x86 形成三足鼎立的全球計(jì)算架構(gòu)格局；反之則可能在技術(shù)迭代的浪潮中逐漸淡出歷史舞臺(tái)。

而決定這一走向的核心，就在于能否形成 " 滾雪球式 " 的生態(tài)正向循環(huán)。

作為深耕 RISC-V 賽道的重要參與者，知合計(jì)算將以推動(dòng)這一正向循環(huán)為目標(biāo)，通過持續(xù)打磨高性能標(biāo)桿產(chǎn)品為生態(tài)注入動(dòng)能，助力 RISC-V 在高性能計(jì)算賽道上實(shí)現(xiàn)從 " 跟跑 " 到 " 并跑 " 乃至 " 領(lǐng)跑 " 的跨越。

要實(shí)現(xiàn)這一跨越，離不開全行業(yè)的協(xié)同發(fā)力。知合計(jì)算強(qiáng)調(diào)，標(biāo)準(zhǔn)話語權(quán)與生態(tài)共建能力是 RISC-V 向高性能領(lǐng)域突圍的核心關(guān)卡，國(guó)內(nèi)廠商要凝聚產(chǎn)業(yè)合力，共同探索破局路徑。

孟建熠呼吁：" 國(guó)內(nèi)廠商要抱團(tuán)取暖，以集體力量提升 RISC-V 國(guó)際標(biāo)準(zhǔn)話語權(quán)。" 他強(qiáng)調(diào)，標(biāo)準(zhǔn)的走向?qū)⒅苯記Q定技術(shù)路線的適配性與生態(tài)紅利的分配，唯有深度參與核心標(biāo)準(zhǔn)的制定，才能讓技術(shù)規(guī)則更貼合本土產(chǎn)業(yè)需求，從而真正享受到開源生態(tài)帶來的發(fā)展紅利。

而要實(shí)現(xiàn)這一目標(biāo)，當(dāng)前國(guó)內(nèi) RISC-V 產(chǎn)業(yè)的核心命題在于 " 合作大于競(jìng)爭(zhēng) "。唯有構(gòu)建 " 競(jìng)合共生 " 的產(chǎn)業(yè)生態(tài)，讓技術(shù)創(chuàng)新在協(xié)同中加速迭代，才能推動(dòng) RISC-V 在高性能領(lǐng)域?qū)崿F(xiàn)突破性進(jìn)展，為本土算力產(chǎn)業(yè)開辟出一條自主可控的全新路徑。

* 免責(zé)聲明：本文由作者原創(chuàng)。文章內(nèi)容系作者個(gè)人觀點(diǎn)，半導(dǎo)體行業(yè)觀察轉(zhuǎn)載僅為了傳達(dá)一種不同的觀點(diǎn)，不代表半導(dǎo)體行業(yè)觀察對(duì)該觀點(diǎn)贊同或支持，如果有任何異議，歡迎聯(lián)系半導(dǎo)體行業(yè)觀察。